1.用逻辑门和cmos电路实现ab+cd。
2.用一个二选一mux和一个inv实现异或。
3.给了reg的setup和hold时间，求中间组合逻辑的delay范围。
4.如何解决亚稳态。
5.用Verilog/VHDL写一个fifo控制器。
6.用Verilog/VDDL检测stream中的特定字符串
相关文章推荐：
中国银行笔试行测真题及答案
百度公司Web开发工程师笔试题
广州羊城晚报经管类笔试真题
营销岗位招聘笔试真题
中国点击率最高的一篇文章 ！
